研究內容：

1）  設計和驗證適合FPGA實現的MSK調制和解調實現方案，

2） MSK系統的發端：含隨機數字信息生成模塊、MSK調制模塊、數模（DA）模塊。

3）  MSK系統的收端：含MSK解調模塊、模數（AD）模塊、誤碼率計算模塊。

4） 信道：含功率可控的高斯白噪聲（AWGN）生成模塊。

5） 實現平臺：FPGA開發平臺 xilinx virtex2p xc2vp30。ISE10.1 和modelsim仿真

6）實現語言：Verilog語言。

需實現的具體內容：

1.用MATLAB進行方案的設計和驗證仿真

2.編制基于Verilog的系統（含發端、信道和收端）軟件程序；

3進行硬件平臺的程序下載和軟硬件聯調；

4利用測試設備，完成MSK系統各關鍵模塊的輸入和輸出波形、功率譜的測量；

5仿照FPGA平臺的硬件結構和布局，設計FGPA最小開發平臺，并繪制其PCB電路圖。

6設計并實現高斯脈沖成型器，實現GMSK的硬件實現和測試。

**技術要求：載波頻率1~20MHz可調，碼元速率50~200kbps可調。