功能描述：
信號(hào)發(fā)送模塊：
這個(gè)模塊，我們將已有的數(shù)據(jù)保存到存儲(chǔ)器中，然后輸出出去作為測(cè)試信號(hào)源。這個(gè)模塊作為直接調(diào)用的一個(gè)信號(hào)源，相當(dāng)于實(shí)現(xiàn)把需要測(cè)試的源進(jìn)行保存，然后進(jìn)行調(diào)用測(cè)試。這個(gè)模塊這里不做單獨(dú)測(cè)試。
混頻模塊：
這個(gè)模塊主要是將輸入的信號(hào)進(jìn)行混頻處理，這個(gè)模塊也比較簡單，這里不做單獨(dú)處理。其主要原理就是將信號(hào)和cos和sin進(jìn)行相乘，進(jìn)行下變頻混頻處理。其中，得到的正弦和余弦波形如下所示：
低通濾波器模塊：
這里，主要是將混頻之后的信號(hào)進(jìn)行濾波。這里主要設(shè)計(jì)的是FIR低通濾波器。這個(gè)部分比較簡單，其仿真結(jié)果如下所示：
RAM模塊，MUX模塊，FFT模塊：
這里，這幾個(gè)模塊主要都是配合FFT進(jìn)行操作的，F(xiàn)FT也是這里的難點(diǎn)，這里首先詳細(xì)介紹一洗如何使用FPGA設(shè)計(jì)FFT。
根據(jù)上述公式，計(jì)算一個(gè)X(k)，需要N次復(fù)數(shù)乘法和N-1次復(fù)數(shù)加法，而計(jì)算全部X(k) (0≤k≤N-1)，共需要N2次復(fù)數(shù)乘法和N(N-1)次復(fù)數(shù)加法。實(shí)現(xiàn)一次復(fù)數(shù)乘法需要四次實(shí)數(shù)乘法和兩次實(shí)數(shù)加法，一次復(fù)數(shù)加法需要兩次實(shí)數(shù)加法，因此直接計(jì)算全部X(k)共需要4N2次實(shí)數(shù)乘法和2N(2N-1)次實(shí)數(shù)加法。當(dāng)N較大時(shí)，對(duì)實(shí)時(shí)信號(hào)處理來說，對(duì)處理器計(jì)算速度有十分苛刻的要求，于是如何減少計(jì)算離散傅里葉變換運(yùn)算量的問題變得至關(guān)重要。
為減少運(yùn)算量，提高運(yùn)算速度，就必須改進(jìn)算法。計(jì)算DFT過程中需要完成的運(yùn)算的系數(shù)里，存在相當(dāng)多的對(duì)稱性。通過研究這種對(duì)稱性，可以簡化計(jì)算過程中的運(yùn)算，從而減少計(jì)算DFT所需的時(shí)間。
這個(gè)模塊比較簡單，就是對(duì)FFT之后的實(shí)部和虛部進(jìn)行求模，最后仿真如下所示。
聯(lián)系：highspeedlogic
QQ ：1224848052
微信：HuangL1121
郵箱：1224848052@qq.com
網(wǎng)站：http://www.mat7lab.com/
網(wǎng)站：http://www.hslogic.com/
微信掃一掃：
|
